# MANUFACTURE OF HIGH-WITHSTAND VOLTAGE MOS SEMICONDUCTOR DEVICE

Patent Number:

JP1042862

Publication date:

1989-02-15

Inventor(s):

MOROZUMI YUKIO

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

Г JP1042862

Application Number: JP19870200261 19870811

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

JP2534508B2

#### **Abstract**

2534508

PURPOSE: To rationalize a process, to eliminate crystal defect and to contrive the improvement of electrical characteristics and the improvement of a yield by a method wherein the implantation of a highconcentration impurity is performed through an Si oxide film and sidewalls consisting of the Si oxide film are prevented from being formed on the side surfaces of a gate electrode.

CONSTITUTION:An oxidation-resistant film 123 is patterned, an impurity is ion-implanted in channel stoppers 102 and drain low-concentration impurity regions 103, an Si substrate 101 is selectively oxidized using the film 123 as a mask and the film 123 is removed. Then, a gate oxide film 105 and a gate electrode are formed and after source and drain high-concentration impurity regions 119 and 109 are formed, the surface, which is located on the regions 119 and 109, of the substrate 101 is perforated. Moreover, a metal layer or its silicide layer is formed on the gate electrode and the regions 119 and 109 pinching selective oxide films 104 between them in a self-alignment manner. Thereby, the improvement of electrical characteristics can be contrived and the improvement of a yield can be contrived by a reduction in the side and the rationalization of process.

Data supplied from the esp@cenet database - 12

(19) 日本国特許庁 (JP)

## (12) 特 許 公 報 (B2)

(11)特許番号

## 第2534508号

(45)発行日 平成8年(1996)9月18日

(24) 登録日 平成8年(1998) 6月27日

(51) Int CL\*

戦別配号

庁内整理證号

技術表示箇所

H01L 29/78 21/336 HOIL 29/78

P!

30 I P

知明の数1(全 5 頁)

(21)出顧番号

特顧昭62-200261

(22)出簾日

昭和62年(1987) 8月11日

(65)公園番号

特男平1-42862

(43)公閒日

平成1年(1939)2月15日

(73)特許権者 99999999

セイコーエブソン株式会社

東京都新宿区西新宿 2丁目 4 番 1 号

(72)発明者 両角 奉男

長野県諏訪市大和3丁目3番5号 セイ

コーエブソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)

容玄官 岡 和久

(56)参考文献

特別 昭56-8849 (JP, A)

特脚 昭58-87855 (JP. A)

特別 昭57-197888 (JP, A)

## (54) 【発明の名称】 高耐圧MOS型半導体装置の製造方法

1

(57)【特許請求の範囲】

【請求項 1】 (a) 半導体整板表面にシリコン酸化膜を 形成する工程。

- (b) 前記シリコン酸化膜上にシリコン窒化膜を堆積した後、前記シリコン窒化膜を所望形状にパターニングする工程、
- (c) 前記シリコン塞化購をマスクとしてオフセットとなる領域に低濃度不純物領域を形成する工程。
- (d) 前記シリコン室化膜をマスクとして、フィールド (i) 前記選択的 となる領域と前記オフセットとなる領域上とに同時に選 10 を形成する工程、 (j) 窒素中でで
- (e)前記シリコン窒化膜及び前記シリコン酸化膜を除去する工程、
- (f)前記選択酸化験を含む前記半導体基板上にゲート 酸化膜を形成した後、前記オフセット領域上の選択酸化

2

膜上の一部のゲート酸化膜上と前記オフセット領域間の 前記ゲート酸化膜上とにゲート電極を形成する工程、

- (g)前記ゲート電極及び前記選択酸化膜をマスクと
- し、前記半導体益板中に前記ゲート酸化膜を通して不純物を注入することにより、高濃度不純物領域を形成する 工程。
- (h)前記高遠度不純物領域上の前記ゲート酸化酶をフッ酸を用いて除去する工程。
- (i) 前記選択酸化膜を含む前記半導体基板上に金属膜 を形成する工程。
- ()) 窒素中でのランプアニール処理によって、前記高 濃度不純物領域上をシリサイド化するとともに、前記選 択酸化験上の金属を窒化させる工程。
- ( k ) 前記選択酸化膜上の前記室化された金属を除去する工程、

(1) 前記(k) 工程の後、ランプアニール処理によっ て、さらに前記高濃度不純物領域上をシリサイド化させ る工程、

を有することを特徴とする高耐圧MOS型半導体装置の製 造方法。

### 【発明の詳細な説明】

### 〔産業上の利用分野〕

本発明は、少なくともソース、ドレイン領域にセルフ ァライン的に金属あるいはそのシリサイド(ケイ化物) が形成された高耐圧MS型半導体装置の製造方法に関す 5.

#### 〔従来の技術〕

従来、高耐圧MXS半導体装置は、大電力化、高密度化 を図る為にコンタクト抵抗や配線抵抗を下げる事を必要 とし、ソース、ドレイン領域にセルファライン的に金属 シリサイドを形成させている。

その製造方法は、例えばまず第2図(a)の様にP型 シリコン基板201上に、薄い第1のシリコン酸化膜とシ リコン酸化膜を形成してバターニング後、P型チャンネ ルストッパー202と、ドレインの高濃度不純物領域とフ ィールド間に第1のN型低濃度不純物領域203をイオン 往入で形成した後、高温酸化して8000Aの選択酸化膜20 4をフィールドに成長し、前記シリコン窒化膜と第1の シリコン酸化臓を除去した後ゲート酸化膜205を形成 し、イオン注入でチャンネルドープをしてスレッショル 下電圧を調整した後、不純物がドープされた多結晶シリ コン膜206をフォトエッチングしてゲート電極とする。 次に、チャンネル215と高濃度ドレイン間にオフセット をとる為、リンをイオン注入し第2の低濃度不純物領域 00A 堆積する。

次に、第2回(b)の様に、RIE(Reactive Ion Et cher) で異方性エッチングして気相成長シリコン酸化膜 208の側壁を残して、該側壁とゲート電極の多結晶シリ コン膜206及び選択酸化膜204をマスクにして、ヒ素やリ ンの様なN型不純物をイオン注入してソース、ドレイン 高遠度不純物類|成219。209を形成後、活性化処理を施 す.

次に第2図(c)の様に、チタン230を約700Aスパッ タしてからNC雰囲気のハロゲンランブ炉で約700°Cのア ニールをし、露出しているシリコン上のチタンをモノシ リサイド化させ、シリコン酸化膜上のチタンを窒化チタ ンにさせる。

次に第2図(d)の様に、例えばアンモニア水と過酸 化水素水の混合溶液でケミカルエッチングするとシリコ ン酸化膜上の窒化チタンのみ選択的に除去され、再びハ ログンランプ炉で約850℃のアニールをしてダイシリサ ィド化させると、高濃度ソース、ドレイン領域219、209 とゲート電極上にチタンシリサイド220、210、あるいは ポリサイド211がセルファライン的に形成される。

次に第2図(e)の様に、層間絶縁膜212を気相成長 し所望スルーホールを設け、金属配線213を施し、パシ ベーション朖214を堆積して、外部電極取り出し孔を開

### (発明が解決しようとする問題点)

しかしながら従来の技術では、まず、ゲート電便と高 **濃度ソース、ドレインを分離してセルファライン的にシ** リサイドとする為に気相成長シリコン酸化膜の側壁を形 成しなくてはならないが、気相成長、エッチング等工程 10 が複雑で寸法制御性も悪い。又、側壁形成の際、RIEで 全面異方性エッチング行なるが、終点制御が困難でソー スートレインのシリコン芸板表面まで喰われる事や、ソ ース ドレインのシリコン芸板表面に直接高速度不純物 がイオン注入される為に、結晶欠陥による接合リークが 発生する。尚、側壁形成の時ソース、ドレイン上に酸化 膜を残す様にすると厚み制御が難しく、チタンスバッタ 前にフッ素の縁なケミカルエッチを施して高濃度ソー ス」ドレイン上のシリコン参板を開孔しなくてはならな いが、残膜の厚い部分でエッチング時間を決めるので側 20 壁が除去されてしまう所もあり、ソース、ドレインとゲ ート電極分離が困難となったり、ドレイン耐圧の低下、 ばらつきとなる。本発明は、この様なかかる問題点を解 決するもので、電気特性の改善、縮小化と工程合理化に よる歩留り向上を図った高耐圧MDS型半導体装置の製造 方法を提供するものである。

### 【問題点を解決するための手段】

本発明の高耐圧MPS型半導体装置の製造方法は、

(a) 半導体基板表面にシリコン酸化膜を形成する工 程」(カ)前記シリコン酸化膜上にシリコン瞳化膜を堆 207形成してから、更に気相成長シリコン酸化膜208を80 30 積した後、前記シリコン窒化膜を所望形状にバターニン グする工程、(c)前記シリコン窒化膜をマスクとして オフセットとなる領域に低温度不純物領域を形成する工 程」(d)前記シリコン窒化膜をマスクとして、フィー ルドとなる領域と前記オフセットとなる領域上とに同時 に選択酸化膜を形成する工程、(e)前記シリコン窒化 膜及び前記シリコン酸化膜を除去する工程。(f)前記 選択酸化膜を含む前記半導体基板上にゲート酸化膜を形 成した後、前記オフセット領域上の選択酸化験上の一部 のゲート酸化膜上と前記オフセット領域間の前記ゲート 酸化膜上とにゲート電操を形成する工程、(g)繭記ゲ ---ト電極及び前記選択酸化膜をマスクとし、前記半導体 基版中に前記ゲート酸化職を通して不純物を往入するこ とにより、高温度不純物領域を形成する工程、(h)前 記高遠度不掩物領域上の前記ゲート酸化膜をファ酸を用 いて除去する工程、( 1) 前記選択酸化膜を含む前記半 導体益板上に金属膜を形成する工程。 (j) 窒素中での ランプアニール処理によって、前記高濃度不純物領域上 をシリサイド化するとともに、前記選択酸化膜上の金属 を窒化させる工程、(K)前記選択酸化線上の前記窒化 50 された金属を除去する工程。(1)前記(k)工程の

5

後、ランプアニール処理によって、さらに前記高温度不 減物領域上をシリサイド化させる工程。を有することを 特徴とする。

#### (寒紘例)

第1図(a)~(e)は、本発明の一実施例による高 耐圧NchkDsトランジスタの製造工程について説明する為 の概略断面図である。

第1図(a)の様に、比低抗約10ΩcmのP型シリコン 基板101に800A 第1のシリコン酸化膜12?を成長させて から約1500Aのシリコン窒化膜123を堆積させた後、該 10 シリコン窒化膜123を所望形状にフォトエッチングし、 前記シリコン窒化膜123あるいはフォトレジストをマス クにしてチャンネルストッパー領域102にポロンを、次 にフィールドと高濃度ドレイン間の第1の低濃度不純物 領域103.チャンネル115と高濃度ドレイン間の第2の低 濃度不純物領域(オフセット)107にリンを同時にイオ ン注入した後、1000°Cで水蒸気酸化をして約8000Aの選 択酸化膜104をフィールド及びチャンネル115の両端に形 成させ、その幅は2μmとした。ドレイン耐圧はリンの イオン注入量や、第1の低温度不純物領域103の有無に より変化させる事が出来る。

次に第1図(b)の様に、シリコン窒化膜123と第1 シリコン酸化購122を除去した後、約1000人のゲート酸 (比膜105とゲート電極となるリンドープの多結晶シリコ ン膜106を形成してから、多結晶シリコン膜106と選択酸 化膜104をマスクにソース、ドレインの高濃度不純物韻 域119、109にゲート酸化膜を通してN型不純物リンを3 ×10<sup>1</sup> 'cm' イオン注入し 不植物活性化の為950℃20分 の窒素雰囲気で熱処理を施す。この時高濃度不純物の注 入はシリコン酸化膜を通して行なわれるので、結晶欠陥 30 102、202……チャンネルストッパー は生じなくなった。

次に第1図(c)の様に、ソース、ドレインの高浪度 不枘物領域119、109上のゲート酸化膜105をセルファラ イン的にフッ酸でエッチングしてシリコン基板表面を露 出してから、チタン130を約700Aスパッタした後、700 ℃のハロゲンランプで窒素アニールすると、高温度ソー ス」ドレイン119、109のシリコン基板や多結晶シリコン 膜106の表面のチタンはモノシリサイド化されて、選択 酸化購104上は窒化チタンとなる。尚高濃度ソース、ド レイン鎖域のシリコン基仮表面を露出させる時 ゲート 40 113、213……金属配根 酸化膜はフッ酸でエッチングするので、シリコン芸板に 対するダメージもなく、エッチング時間の再現性も良

次に第1図(d)の様に、例えば、過酸化水素水とア ンモニア水の混合液に浸漬すると、窒化チタンは除去さ れ、チタンのモノシリサイドのみ選択的に残り、これを

再ひ800°Cのハロゲンランプアニールするとダイシリサ イド化され、ソース、ドレインの高濃度不純物領域11 9、109上にはシート抵抗3Ω/□以下のチタンシリサイ 下120、110日よびチタンポリサイド111が得られる。

6

次に第1図(e)の如く、層間絶縁膜112を気相成長 させ、コンタクトホールを設けた後、アルミニウムの金 届配線113を施し、その後リンを含む気相成長シリコン 酸化膜でなるバンベーション膜114を掛け、外部への電 極取り出し孔を開けている。

以上のようにして、高耐圧MOSトランジスタが形成さ れる。尚、実施例ではNHMOS構造のトランジスタについ て示したが、PchあるいはQMS構造にも適用出来、又シ リサイドつまりケイ化物には、チタンに限らずタングス テン、モリブデン、ニオブ、タンタル、ブラチナ、コバ ルトような金属でも応用可能であり、N型不純物もリン に限定されない。

#### (発明の効果)

以上のように本発明によれば、ゲート電極の側面にシ リコン酸化膜の側壁形成が不要で工程が台理化される。

20 又これに伴うダメージ、結晶欠陥もなくなり、電気特性 や信頼性の向上が図れ、歩望りの良い。特にセルファラ インシリサイド(サリサイド)構造の高耐圧MOS型半導 体装置の安定供給に寄与出来るものである。

#### 【図面の簡単な説明】


第1図(a)~(e)は、本発明の実施例による半導体 装置製造工程の概略断面図である。

第2回(a)~(e)は 従来の半導体装置製造工程を 示す概略断面図である。


- 101、201……シリコン基板
- - 103、203……第1の低濃度不純物領域
  - 104、204……選択酸化膜
  - 105、205……ゲート酸化瞬
  - 106、206……多結晶シリコン膜
  - 107、207……第2の低濃度不純物領域
  - 109、209……ドレイン高濃度不純物領域
  - 110、210……ドレイン上のシリサイド
  - 111、211……ポリサイド 112、212…… 層間絶縁膜

  - 114、214……パシベーション膜 115、215……チャンネル
  - 119、219……ソース高濃度不純物領域
  - 120、220……ソース上のシリサイド
  - 130、230……チタン


(第1図(a))




【第1図(b)】




[第1図(c))




【第1図(d)】




【第1図(e)】




【第2図(a)】




(第2図(b))



【第2図(c)】



【第2図(d))



【第2図(e))

